デザインルール
EPM7032Sデザインルールを調べたのでまとめる。
・VCCとGNDは全て接続する
・使用していないI/OピンをPin-Out Fileでしらべると”RESERVED”になっている→何処にも接続してはならない
・入力専用ピン→使わないなら、GNDに落とす
・Jtag関連(TDO)はoutput端子→何処にも接続しない
・Jtag関連(TMS,TDI,TCK)はinput端子
・TMS,TDIはTCKの立ち上がりで読み込まれる→TCKはGND
・JTAGのステートマシーンが動作しだしても、TMS=1ならIdle状態に戻る→TMSはVCC
・グローバルクロック→そのままクロックを繋ぐ
・グローバルリセット(LOWレベルでFFをリセット)→プルアップ処理
・出力イネーブル専用ピン（Lowレベルで動作）→GND
・Jtag書き込み中の端子は50kΩでプルアップされる。
質問
・上ではJtag関連端子を処理しようとしていますが、Jtagピンを開放のまま(or TCKだけGND)にすることにより、使用上問題は発生するのでしょうか？
参照
Pin-Out File
JTAG のテクニカルガイド：http://www.xjtag.com/jp/support-jtag/jtag-technical-guide.php
アルテラ･デバイスの使用上の注意：http://www.altera.co.jp/literature/ds/dsoprq_j.pdf
ご無沙汰してます、
CPLDは着々と進んでいるようですね！
さて、JTAG端子の処理についてですが私の回路では「開放」にしてあります。私の使っているxilinxとalteraの違いがあるのか詳しくは知りませんが・・・。
私の師匠の回路でも開放です。
JTAG端子は機能を兼用していないと思いますし、私の使用状態では問題なく動いていると思っています。
「TCK→GND」とは、どういう接続でしょうか？直接GNDに落とすとクロックが入ってこなくなってしまいませんか？
GTmicom_U
コメント by GTmicom_U — 2008/8/1 金曜日 @ 8:30:53
コメントありがとうございます。
端子開放で良いのならば、わざわざPLCCソケットを使う必要は無さそうですね。問題なく動くということで、PLDを使っている方々が基板に直付けしている理由がわかりました。
TCK→GNDは、Jtagを未使用の時だけジャンパー等でGNDに落とそうと考えていました。
コメント by とくなが — 2008/8/3 日曜日 @ 9:19:53